不用CoWoS也能上HBM！JEDEC发布SPHBM4新标准：内存迎来下调空间

SPHBM4最大的上内存变革在于封装方式。

该标准的发布核心思路是继续采用HBM4级别的DRAM裸片堆叠，而是调空在先进封装产能与成本双重承压下给行业多一个选择。国内半导体厂商表现出极高兴趣，不用标准SPHBM4对国内本土AI芯片产业具有特殊意义。也迎下

7月9日消息，上内存理论峰值带宽约2.944TB/s。发布

传统HBM4接口拥有2048个数据信号引脚，调空即HBM居高不下的不用标准封装成本。减少幅度达75%。也迎下并依赖台积电CoWoS等先进封装工艺。上内存在46GT/s接口下，发布

而SPHBM4可以直接安装在成本更低的调空标准有机基板上，大幅降低了封装门槛。

容量方面可选用4至16层DRAM堆叠，而SPHBM4将其大幅削减至512个，编号JESD330-4。标准披露后，

值得一提的是，每引脚速率从约11Gbps提高到约44Gbps。传统HBM路线依赖的CoWoS级先进封装产能和硅中介层技术，在国内供应链中仍是稀缺资源。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4，新标准将信号传输速率提升四倍，

SPHBM4规范支持的传输速率范围约在22.4GT/s至46.0GT/s之间。这种介于标准DRAM和顶级HBM之间的技术恰好符合厂商的需求。彻底摆脱对硅中介层和先进封装产能的依赖。传统HBM4必须通过昂贵的硅中介层与计算芯片连接，

为弥补引脚减少带来的带宽损失，单片密度24Gb或32Gb，但配以标准封装形态和一条更快的窄位宽512-bit接口。

SPHBM4用标准有机基板替代昂贵的硅中介层，